基于電路結構的測試移位功耗優化方法
作者：許超; 孟祥剛; 陳華軍; 盧新元 計算機體系結構國家重點實驗室(中國科學院計算技術研究所); 北京100190; 中國科學院計算技術研究所; 北京100190; 中國科學院大學; 北京100049; 龍芯中科技術有限公司; 北京100190; 南開大學電子信息與光學工程學院; 天津300350
摘要：研究了掃描結構和測試功耗優化技術,考慮到現有的修改掃描單元結構降低測試移位功耗的方法存在冗余開銷的問題,提出一種新的基于電路結構的測試移位功耗優化方法。該方法充分利用芯片內部的電路結構,通過分析掃描單元的扇出結構及其控制值,并根據分析結果和權重分配規則動態規劃掃描單元的優化順序,減少處理掃描單元的數量,避免產生冗余的測試開銷。同時保證組合邏輯在移位過程中保持不翻轉或者盡量不翻轉,從而達到降低測試移位功耗的目的。在ITC’99基準電路上的實驗結果表明,采用上述優化方法后組合邏輯的移位功耗降低了8.18%到96.98%,時序邏輯的移位功耗降低了41.92%到71.74%,與現有修改掃描單元的方法相比,面積開銷節省了6.71%到20.95%。
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社。
高技術通訊雜志
高技術通訊雜志， 月刊，本刊重視學術導向，堅持科學性、學術性、先進性、創新性，刊載內容涉及的欄目：計算機與通信技術、先進制造與自動化、專利分析技術等。于1991年經新聞總署批準的正規刊物。
- 統計源期刊
- 1-3個月審核